华为发布“韬定律”：从摩尔到韬，看中国半导体的时间哲学

5月25日，华为在2026年国际电路与系统研讨会上抛出一枚深水炸弹——“韬（τ）定律”，用时间常数τ命名一条半导体行业指导原则，这本身就在宣示一种彻底的视角转换：当全世界都在为晶体管尺寸绞尽脑汁时，华为说，大家的目光都别盯着尺寸了，让我们来看一眼时间。

华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中，正式发表“韬（τ）定律”。摄影：林渊

不可否认，华为这次的发布一定会是半导体产业临界点上的标志性事件。

在摩尔定律统治半导体世界的半个多世纪里，“几何缩微”可以说是这个领域内的唯一信仰——把晶体管做小、再做小，直到撞上量子隧穿的物理墙、数百亿美元建造一座工厂的经济墙，以及功耗与性能提升严重不对等的效益墙。

在这三堵高墙面前，连世界领先的台积电和三星电子都步履维艰，更遑论在先进光刻设备上被“卡脖子”的中国企业。

而“韬定律”的出现，却等于是公开向世界宣告：如果用旧地图找不到新大陆，那我们就扔掉地图，改用一套全新的导航。

“韬定律”的核心逻辑出奇的简洁，却极具颠覆性——既然在半导体世界里不能继续把“房子”盖小，那就把“城市”规划做得更好。

在过去几十年里，芯片设计的根本目标之一是减少RC延迟，也就是那个时间常数τ（韬）。

但人们却故意忽略了这一点，选择去用最粗暴的方式——缩短晶体管沟道长度，让电荷跑得快一点。

而现在华为提出的“时间缩微”，则是从系统层面压榨每一纳秒：通过“逻辑折叠”技术将二维电路翻折成三维结构，让关键信号走线缩短90%；再从器件、电路、芯片、系统四个层级协同优化τ值。

这就像在芯片里建起立交桥、拉直主干道，让通勤时间最短。它不是去推翻物理学，去挑战物理学的极限，而是去重新定义如何优化。

这种做法充满了强烈的现实紧迫感。在外界最关心的旗舰芯片上，华为透露基于该定律设计的麒麟芯片将于今年秋季完整落地。

而更让人无法忽视的一个数字是：过去6年，已有381款芯片基于这一理念量产。这说明它不是实验室里的空中楼阁，而是一条被反复验证过的生存路径。

在无法获取最先进制程的处境下，倒逼出了一个“成熟工艺+系统创新”的非对称竞争策略。这种被迫的范式革命，反倒可能为全球后摩尔时代的迷茫，提供一个不同以往的“中国方案”。

然而，激情澎湃之余，我们必须保持冷静。我们应当为“时间缩微”的哲学鼓掌，但同样要直面它必须回答的三大问题：

第一，物理极限从来不会因为换个赛道就凭空消失。“逻辑折叠”带来的三维堆叠，其散热密度的挑战是平面芯片的几何级数，材料科学跟得上吗？

第二，从一颗芯片到一个生态，韬定律需要无数开发者抛弃旧思维拥抱“τ优化”体系，这个转换成本有多大？

第三，也是最关键的，它宣称到2031年高端芯片晶体管密度将达到“等效1.4nm”，但等效性能并不等同于全场景领先，在一些必须依赖晶体管本征速度的计算任务上，“时间缩微”是否真能全面填平制程鸿沟？

虽然这些问题尚无答案，但它们决定了这条新路到底能走多远。

抛开技术细节，这个动作的象征意义更应该被看重。这是中国半导体产业第一次在全球顶级学术平台上，试图定义一套指导产业发展的底层原则。从学习“国际惯例”到提出“中国定律”，这一步需要的不仅是技术自信，更是规则话语权的争夺。

华为公司董事、半导体业务部总裁何庭波在发言时说“未来一定属于开放合作”，这句话的弦外之音很清楚：这个定律不是关起门来的自娱自乐，它需要纳入全球工程师的共同实践，才可能真正成为与摩尔定律比肩的产业范式。否则，它就只是特定约束条件下的权宜之计。

或许，韬定律更深远的价值，在于它解构了“唯制程论”的技术焦虑。

它提醒整个行业，芯片的性能提升是一个多维度系统问题，尺寸之外，架构、封装、材料和协同设计都还有广袤的挖掘空间。当整个中国科技界都在渴望一次“创新”时，这种跳出既定赛道、重新定义游戏规则的胆识本身，比一条定律的最终成败更有启示意义。

从追赶到定义，从做题到出题，这种转身即使笨拙，也值得一次真诚的注目。

最后，不妨回到“τ”这个符号。

在物理学中，它常代表弛豫时间、时间常数，是一个系统回到平衡或完成转变的时间尺度。华为选用它来命名新定律，无意中构成了一个隐喻：中国半导体产业的真正成熟与自主，同样需要一个“τ”。

而这个时间常数，或许比所有人想象的都要长。

掌声与期待过后，耐心与实干才是唯一的捷径。

（大众新闻记者 苏月鹏）